数事载本与度用
设计开发
基于FPGA的图像信号分辨率转换设计
邹宣成
(华中光电技术研究所湖北武汉430223)
摘要图像信号分辨单转换是一种常用的数字图像处理技水，日前已在图像示领或广泛应用。图像信号分率的转换实际上是将图像像素点阵列按照要求的分辨率作相应的变换处理后重新端码输出。图像阵列数据量大,访问时间长,采用高速FPGA处理芯片能够快违究成图像的处理和信号的重新编码事行输出，保证图像显示的实时性要求。
关键词:FPGALVDS分辨率转换中图分类号：TN873
1引言
文献标识码：A
图像处理技术是当前显示额域的热点，专用的转换、显示芯片往往无法满足各种特定应用的显示需求。某装置输出的图像信号是分辨率为600×1024/60Hz的LVDS信号，要求使用5时液品屏显示，但是市面上的5时波品屏只有1024×600分辨率的横屏，该信号是不能直接在液品屏上显示的，于是需要将图像信号转换成液品屏能接收的1024×600/60Hz的LVDS信号。本文提出一种采用AItera的 CycloneIV系列的FPGA芯片实现图像分辨率转换的应用解决方案。FPGA自带的LVDS收发模块实现信号发生装置和TFT-LCD面
板之间的信号连接。 2工作原理
每顿实时图像可以都可以看作二维像素点阵列，我们可以通过建立坐标系，给每个像素点确定一个坐标。图像旋转可以通过坐标变换得到，实现坐标变换有两种方式：(1)向前映射，递历原始图像所有像素点，并计算其在目标图像中相对应的位置；(2)向后映射，追历目标图像中所有像素点，并计算其在原始图像中相对应的位置。为广方使采用目标图像的图像阵列输出，采用向后映射的方式
不妨设目标图像的图像阵列为g(x,>)，(x,})所对应的原始图像像素点为（x，"），原始图像阵列为了（x，）。那么（，y)与
(x,y)存在如下关系：
x= y v= 599 x
即：g(x,y)= f(y,599x)
(0,0)(1.0)
(0,1)
(0,599)
(1023,0)(1023,1)..
(1023,599)
图1原始图像像素点排列图
收稿日期：201508-25
文章编号：1007-9416(2015)09-0121-01
其中x=0,1...599,y=0,1...1023
原始图像像素点位置如图1所示，目标图像像素点位置排列如图2所示。
这种直接法实现坐标变换，需要采用慎图像缓存器。每顿图像占用存储空间不大于10Mb。乒乓操作是FPGA设计中常用的设计方法，在第一个缓冲周期，将输人的数据缓存到存储器的一个区域“banko”,在第二个缓冲周期.将输人数据缓存到存储器另一个区域“bank1"，同时将"banko"中第一个周期的数据输出到处理单元，第三个缓冲周期再次将输人数据缓存到"bank0"，同时将"bank1"中缓存的第二个周期的数据输出到处理单元，如此循环，顿图像像素点数据输出到LCD显示控制单元，显示控制单元按照1024×600分辨率液品屏的参数产生时钟信号，行同步信号、场同步信号、数据使能信号和RGB信号。然后经过LVDS发送器输出液晶屏可接收的18
位单通道LVDS信号。 3硬件设计
下转第123页
(1,599)
(0, 599)(0, 598)
(0, 0)
LVDS 入携口
(1, 0)
图2目标图像像素点排列图
RX0+/-RX1+/→ RX2+/-RXC+/-
FPCA. 处理器
SDRAM+
TX0+/ TX1+/ TX2+/-TXC+-
图3系统方案图
作者简介：邹宜成(1985一),男，湖北麻城人,硕士研究生,毕业于式汉理工大学，工程师，研究方向：计算机应用。
(1023,599)(1023, n)
1024×60ILCD+