通信技术
基于FPGA的亚音频信号的产生
王立宾韩星
(中国电子科技集团公司第五十四研究所河北石家庄050081)
真
摘要：亚音频技术作为中超通信和亚音频分组通信中的一种防止其它干抗的新型技术受到人们的广泛关注。本文首先提出产生亚章频信号的硬件实境方案,然后利用FPGA的灵活性和度优势,在FPGA中产生模拟亚音频和数字亚音频。
关键调:CTCSS DCS FPGA
中图分类号:TN74 1、引言
文献标识码:A
文章编号：1007-9416(2012)09-0030-01
亚音频数据进行叠加，最后在进行调制，它们调制的颠偏大小是不
亚音频通常应用于中继通信和亚音频分组通信。作为远距离通信的主要设备中继台，其开放的接收频率很容易受到一些干扰，例如谱波干扰、网外非法用户的人为干扰等等，为了保证无线电通信的正常进行，就要为中继台的接收频率设置一道门，把无用的信号拦截下来，亚音频就是这道门。通俗地讲，就是为中继台的接收频率安装了一把锁接收亚音频，中继台下属的各个移动台需要设置一把相
对应的钥匙发射亚音频赖，才能操作中继台进行远距离的通信。 2、硬件实现方案
数字信号处理的核心器件FPGA，FPGA文称为"可编程硬件”，处理速度较高，多用于处理流程相对固定，但速度要求较高的场合。在本方案的硬件设计FPGA选用当今主流的XILINX公司的 XC5VSX95T.内核电压1.0V.DAC选用AD公司的低功耗产品 AD9736，数据位宽14位，速度可达1.2GHz。具体的方案如图1所示， 3、模拟亚音频
3.1模拟亚音频原理
模拟亚音额简称CTCSS.是一种将低于音额的频率（67Hz 250.3Hz)附加在音频信号中一起传输的技术。因其频率范围在标准音频以下，故称为亚音频。当对讲机的发射机发送话音信号的同时，伴随着发射机不断发出亚音频连续信号，经调制后在同一信道发射出去。当对讲机对接收信号进行中频解调后，亚音频信号经过滤波、整形，输人到CPU中，与本机设定的CTCSS频率进行比较，从面决定是否开启静音。只有相同的亚音频码时，静噪电路音频输出才能打开通过扬声器发出声音，
3.2模拟亚贵频FPGA实现
利用FPGA速度优势用DDS产生模拟亚音额，音频数据通过 DSP总线传送，在FPGA的接口由FIFO来实现，然后把音频数据和
DAC(AD9736)
致摄总理
信号处理FPGA(X C5VSX9 5T)
图1亚音频信号产生的硬件方案
栽波(DDS)
音频数据(FIFO)
数据登加
模拟亚育频数据(DDS)
周制
图2模拟亚音频的FPGA实现
-样的，标准亚音频单频频偏为：0.5KHz±20%，标准话音频偏：
3KHz，最大频偏：5KHz.具体见图2。 4、数字亚音频
4.1数字亚音频原理
数字亚音频简称DCS，数字亚音频和亚音频作用相同，区别在于它是以数字编码方式和音频信号一起传输的。DCS和CTCSS有些技术是相似的。数字亚音频编码是根据亚音频速率进行直流变化的二进制信号，它和CTCSS最大的区别是在每次发射结束后能自动地发出一个134Hz音调作为"关闭码"（一种抑制噪声拖尾的方式》。DCS比CTCSS的编解码速度更快，误码率也更低。同时其组码达104个，使其在同一信道中可拥有更多的用户量。
4.2数字亚音频FPGA实现
DCS传输的波特率为134bps，和CTCSS相似，属亚音频范图，但其频谱比CTCSS宽的多，低频端低于2Hz，和CTCSS一样，DCS码也和话音叠加，共同调制载波。“1"使载波产生正4增量，"0"使载波产生负4f增量。在发射端，DCS码需经滤波后才能与话音叠加；在接收端，要用滤波器把话音和DCS码分离。
音频数据通过DSP总线传送，在FPGA的接口由FIFO来实现数字亚音频基带码用RAM来存储，在时钟134Hz下把RAM中的基带码取出来，通过映射、成型滤波后和音频数据进行叠加，最后在进
行调制，具体见图3。 5、结语
亚音额技术已经广泛用于无线电通信中，在电台的中继站和对讲机中，采用亚音频技术可以避免接收到不相干的呼叫。在本论文中我们主要利用FPGA的灵活性和速度优势来产生模拟亚音频和数字业音频信号。通过验证，这种基于FPGA的亚音赖信号的产生，可以达到简化操作、提高亚音频的精度和稳定度的效果，是实现更
加清脆，明晰、有力的通话质量的保证。参考文献
[1]郭立浩.基于FPGA的直接数字频率合成器的研究与应用[D].西安：西北工业大学.2006.
[2]丁国良.李建新,邵高平.基于DDS技术的井下声波模报器的实现[J].微计算机信.息,2005,4:170172
战液(DDS)
音频数损(FIFO)
数据会如
数字亚言频基带避(RAM)
作者简介：主立宾（1980一）,男，工程师，主要研究方向：数字信号处理。
韩星（1982一）男，工程师，主要研方向：数宇信号处理
胰射和成型密波
图3数字亚音频的FPGA实现