数事载术与率用
FPGA设计中软硬件
自动协同仿真平台的搭建及验证
董巍李广才
(上海航天电子技术研究所上海201109)
应用研究
摘要：随着FPGA设计功能越来越强、器件结构超未越复杂，其验证的复杂度就越来越高。对于一个大规模FPGA设计,其过辑验证的效率和可靠性往往决定了任务的成败。本文介绍了一种软硬件自动协同仿真平台的搭建在此平台上对AES算法的RTL实现进行测试验证，与传统RTL线验证相比,软硬件协同仿真大大提高了遵辑验证的验证效率和测试覆益率。
关键词：软硬件协同仿真平台AES算法逻辑验证
中图分类号：TP334.4 1引言
文献标识码:A
随着航天用FPGA复杂度的不断增加，其验证的复杂度就越来越高，设计验证的过程往往比设计本身更复杂，复杂系统的功能验证正成为FPGA设计的一个重大排战。传统的HDL_testbench数字系统硬件验证方法使得验证过程非常缓慢1-2,为提高验证效率，本文提出了系统级仿真器与RTL级仿真器的协同仿真方法，在高效协同仿真接口的支撑下，一体化验证平台是提高系统功能验证效率的必然途径。
本文对软硬件一体化协同验证平台的措建进行详细描述，基本框图如图1所示。在此平台上对AES算法的RTL实现进行了全面验证。经验证，软硬件协同仿真大大缩短了开发周期并提高了验证效率。
系统级仿真器作为软件测试基准的可执行模型
办同仿真接口快建双间数据传验
RTL级仿真器可锋合KTL代的被测设计
图1软硬件一体化协同验证平台框图
ESLmodd(C model)
RA
RTL mode
ESL与RTL协网伤真自动
验证平台
独证结果文件
实时 papx
→ 比对组果
图2协同验证平台架构
0o 1 daiIvl kuyl llvl dIn mee lvl rmipmllie 图3aes_test调度文件
收移日期：2016-01-22
文章编号：1007-9416(2016)03-0081-02 2软硬件一体化协同验证平台搭建
软硬件协同验证的本质在于快速地实现FPGA设计中的硬件模块，让软件模块在真正的硬件上高速运行，
软硬件协同仿真平台包括三大部分：
(1)以AES算法规范为基础的ESLmodel(C model))(2)以HDL语言描述的AES算法RTLmodel4-7)。
(3)Cmodel与RTLmodel通信接口及测试输人/输出文件国。平台架构框图如图2所示，ESLmodel为AES算法的C语言模
型9，该模型根据算法运行参数和输入文件，对当前输人数据进行 AES加/解密操作，并将当前输入数据的加/解密结果输出到结果文件中。输人文件可以由用户指定，也可以由模型自动随机产生。输
后需的指入文行 au,se
seu e p dt
线网RA
aee
etc-re
-
Bi:KTL siuiriz lod
图4自动协同验证流程
Jtagse sis)s s_test
s
eet ta is
pmerated
ASRFRE
图5AES仿真执行及验证结果打印
作者简介：董癌(1984一)女,汉族，江苏徐州人,工程师，主要从事航天器数传通信设计工作；李广才(1980一)男，汉族，黑龙江伊券人,工程师，主
任从事航天器数传通信设计工作