学术论坛
边界扫描突出优势解析
杨莹1王雪茹2吴勇”王媛媛
(1.三亚航空旅游职业学院海南三亚572000；2.西安电子科技大学陕西西安71000；
4.三亚航空旅游职业学院海南三亚572000：4.西安飞机国际航空制造股份有限公司陕西西安710089
与皮
摘要：本文基于现阶段电子系统测试的各类工具的比较，进而展示边累扫描测试技术的优势，分别从芯片的发展，产品设计周期到检测故障与广泛应用领域几个方面进行论述，更加全面了突出了边界扫猫的优势，并为电子系统各类电于工程师提供更系统，有效的借鉴。
关键调：边界扫描测试IEEE1149故障分析电子系统传统测试
文献标识码：A
中图分类号：TH8
文章编号：1007-9416(2012)04-0270-02
现今的电路板越来越了复杂，多层板的设计越来越普遍，大量使用各种表贴元件，元器件的管脚和管教密度不断提高，采用 BGA，CSP,TCP和更小的封装，以便提供更强的功能，更小的体积，节省成本，电子产品的微型化使得传统的物理接触方法所能进行的测试访问机会越来越少，利用传统的探针测试无法接触到BGA的某一号脚，然而采用X射线，它仅仅能呈现焊点的静态图像，而不能提供确保连接性所需要的动态器件报告，因此很难判断虚焊和可靠焊点之间的差异。
飞针，针床和X射线都需要搭建测试平台，另外配置软件，费用提高不说，开发周期也相对延长。而解决测试"瓶颈"的唯一途径就是加强测试性设计(DFT)，在产品的设计阶段就考虑测试性，通过添加一些特殊的电路结构，来提高原电路内部节点的可控性和可观测性，从而实现对内部电路的测试。IEEE1149.1标准就是是边界扫描的第一个标准，已经在数字电路领域得到了广泛的应用，而 IEEE1149.4标准使得数字和模拟混合测试成为可能，IEEE1149.5 标准实现了测试由芯片级、板级到系统级的飞跃，IEEE1149.6测增加了交流耦合通路和差分通路的测试能力，即将推出的IEEE1149 7测把测试目标对准更加密集复杂的联人式片上系统等。体现了边
界扫描测试技术在电子领域比传统的测试平台更具有优势。 1、边界扫描原理
IEEE1149.1标准规定了一个四线串行接日（第五条线是可选的），该接口称作测试访间端口(TAP)，如图一，用于访问复杂的集成电路(IC)，例如微处理器、DSP、ASIC和CPLD,除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能，在TDI(测试数据输入)引线上输人到芯片中的数据存储在指令寄存器中或一个数据奇存器中。串行数据从TDO(测试数据输出)引线上离开芯片。边界扫描逻辑由TCK（测试时钟)上的信号计时，而且TMS(测试模式选择)信号驱动TAP控制器的状态。TRST(测试重置)是
Co
TDI
TOO
270
Cortrole
H
图一边界扫描单元机构
Bendy ed on Banen
可选项。
在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链如图二，每一个链都由其自已的TAP。每一个扫描链提供电气访间，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到 PCB上，读出PCB的输人引线并读出设备输出
我们知道，一般的产品的设计周期为：设计，物理原型，开发，产品到服务与维修，传统设计理念为，物理原型出来后进行相关的测试，基于硬件基础上的测试。事实上边界扫描测试技术可以在设计阶段进行测试，也就是说在网络表出现，PCB图出现时即可实现故障以及可测性的分析，从而减少设计周期加快的产品上市时间。
Beundary Scan Nels
TAPF
TMS TCK
TOI
2、故障分析优势
TAP
图二多个JTAG器件
TAP TDO
从上述原理可知，边界扫描测试技术可完成以下测试：
外部互连测试主要是检测板级和电路间的连线故障，包括短路，开路，黏连等故障如图三所示。
+3.3v
rO-0-0-0-0-0-6 P 0
点 Seuck at OK 克Short 空 Short
Resistive sho O Retistive sho
Oper O Stuck at 0
图三互连故障
传统的逐点检查的方法即麻烦又费时，而通过边界扫描技术的外部互连测试，由EXTEST指令完成，激助数据从TDI输入，把从 TDO端输出的边界扫描寄存器的串行信号与正确信号进行比较，即可方便快速有效检测到电路引线以及芯片引脚间的互联故障，包括图三所列举，这也是边界扫描测试最为突出的优势。
芯片的内部逻辑测试是针对IC本身的测试，对芯片内部的工作状态做出测试分析，通过可选指令，自动完成，方便快捷。包括结