ICS 49.140
CCS V 25
中华人民共和国国家标准
GB/T 43228—2023
宇航用抗辐射加固集成电路单元库设计要求
Design requirements for space radiation-hardenedintegrated circuit standard cell library
2023-09-07发布
2024-01-01实施
国家市场监督管理总局
发布国家标准化管理委员会
GB/T 43228—2023
目次
前言 …………………………………………………………………………………………………………………Ⅲ
1范围 …………………………………………………………………………………………………………………1
2 规范性引用文件 ……………………………………………………………………………………………1
3术语和定义 ………………………………………………………………………………………………………1
4缩略语 ………………………………………………………………………………………………………2
5组成 ……………………………………………………………………………………………………………3
5.1加固单元库的种类 ………………………………………………………………………………………3
5.2加固单元库的数据类型 …………………………………………………………………………………4
6辐射效应建模与仿真 ………………………………………………………………………………………4
7 加固单元库设计 ……………………………………………………………………………………………4
7.1 加固原则 ………………………………………………………………………………………………4
7.2组合逻辑单元设计 ……………………………………………………………………………………5
7.3时序逻辑单元设计 ……………………………………………………………………………………5
7.4I/O单元设计要求 ……………………………………………………………………………………6
7.5加固IP 设计……………………………………………………………………………………………7
8设计套件的设计和验证 ……………………………………………………………………………………8
8.1DK 文件设计……………………………………………………………………………………………8
8.2 DK文件验证 …………………………………………………………………………………………8
8.3验证结果处理 …………………………………………………………………………………………9
9加固单元库验证 ………………………………………………………………………………………………9
9.1验证原则 ……………………………………………………………………………………………………9
9.2 常态功能、性能和可靠性验证 …………………………………………………………………………10
9.3 辐照试验验证……………………………………………………………………………………………10
9.4 验证结果处理………………………………………………………………………………………11
10 加固单元库手册编制 ……………………………………………………………………………………11
GB/T 43228—2023
宇航用抗辐射加固集成电路单元库设计要求
1 范围
本文件规定了宇航用抗辐射加固集成电路单元库(以下简称“加固单元库”)的组成、辐射效应建模与仿真、加固单位库设计、设计套件的设计和验证、加固单元库的验证、加固单元库手册编制等要求。
本文件适用于体硅/SOI CMOS工艺的加固单元库设计，以及产品研制前对加固单元库的综合评价。
2 规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本(包括所有的修改单)适用于本文件。
GB/T 9178—1988集成电路术语
3 术语和定义
GB/T 9178—1988界定的以及下列术语和定义适用于本文件。
3.1
抗辐射加固设计 radiation hardening by design
为消除或减轻集成电路在空间受到辐射效应的影响，对集成电路实施的一些电路、版图和系统级设计技术。
3.2
集成电路单元库 integrated circuit standard cell library
一套设计完成并经过各种验证后可重复利用的、能支撑集成电路全流程设计的、用不同层级属性文件作为信息表征的一定数量电路单元和宏模块IP单元的集成电路数据库。
3.3
设计套件 design kits
表征集成电路单元库各类信息的不同层级属性文件，统称为DK文件，是基于集成电路单元库的电路逻辑和版图，提取出来的满足综合、功能仿真、时序分析、物理设计、功耗仿真、噪声评估、板级开发等集成电路研制全流程的，且能被EDA软件调用的所有类型库文件。
3.4
总电离剂量 total ionizing dose
带电离子、电子或射线引起集成电路的绝缘材料电离，产生陷阱电荷、导致半导体器件功能异常的现象。
3.5
单粒子效应 single event effect
单个粒子穿过集成电路敏感区域，电离产生的电子-空穴对被电场收集形成脉冲电流，导致集成电路辐射损伤的现象。
3.6
单粒子瞬态 single event transient单粒子效应导致集成电路输出异常脉冲信号的现象。
3.7
单粒子闩锁 single event latch-up单粒子效应引起的集成电路闩锁现象。
3.8
单粒子翻转 single event upset单粒子效应导致集成电路逻辑状态翻转的现象。
4 缩略语
下列缩略语适用于本文件。
AOCV:先进片上偏移(advanced on chip variation)
ATPG:自动测试向量生成(automatic test pattern generation)
CCSM:复杂电流源模型(composite current source model)
CDB:噪声模型(cadence noise database)
CMOS:互补金属氧化物半导体(complementary metal oxide semiconductor)
DFM:可制造设计(design for manufacture)
DFT:可测性设计(design for test)
DICE:双互锁存储单元(double interlocked storage cell)
DK:设计套件(design kits)
DLL:延迟锁相环(delay-locked loop)
DRC:设计规则检查(design rule check)
EDA:电子设计自动化(electronic Design Automation)
EDAC:纠检错(error detection and correction)
ERC:电学规则检查(electrical rule check)
ESD:静电放电(electronic static discharge)
IBIS:输入输出信息模型(input/output buffer information specification)
IC:集成电路(integrated circuit)
I/O:输入/输出(input-output)
IP:知识产权(intellectual property)
LDO:低压差线性稳压器(low drop out)
LEF:库交换格式(library exchange format)
LET:线性能量传输(linear energy transfer)
LIB:综合库(liberty library formant)
LVDS:低电压差分信号(low voltage differential signaling)
LVF:库文件变化格式(liberty variation format)
LVPECL:低压正发射极耦合逻辑(low voltage positive emitter-couple logic)
LVS:版图和电路图一致性检查(layout versus schematic)
NETLIST:门级网表(gate-level netlist)
OASIS:一种集成电路图形的语言(open artwork system interchange standard)