Verilog HDL实验练习与语法手册 
作 者： 夏宇闻 
 
出版时间：2006

内容简介
本书是《数字系统设计——Verilog实现》(夏宇闻编著)的配套辅导用书，为想真正掌握Verilog HDL设计方法的读者精心设计了丰富的上机练习和范例，并附有常用语法手册，能有效地帮助读者理解主教材中讲解的知识，并将其用到实践当中去。本书可以与主教材配套使用，也可单独作为高等学校电子信息、计算机等相关专业本科生和研究生学习数字电路设计的参考用书，也可供其他工程设计人员参考使用。