数事载本与度用
基于FPGA的N位扭环型计数器设计
易欢肖顺文李怡琳杨媛
(西华师范大学物理与电子信息学院四川南充637002)
设计开发
摘要：根据数字电路中担环型计数器的工作原理,给出了N位左移扭环型计数器和N位右移扭环型计数器的驱动方程和状态转换图，并利用VHDL硬件描速语言对两类扭环型计数器进行措速。测试结果表明，只要在输入端设置N位报环型计数器的N值，该N住担环型计数器就是定值扭环型计数器。
关键词：FPGAN位担环型计数器VHDL 中图分类号：TN914.3
文献标识码:A
文章编号：1007-9416(2015)01-0141-02
Abstract:According to the principle of twisted ring coumter ofthe digital cireuit,we gave the drive equation and the state transition diagram of the N bit let twisted ring counter and the N bit right twisted ring counter, using VHDL handware description language to described the two types of twisted ring counter.The result of test shows that as long as set the N bit twisted ring counter's input value ,then the coumter become a fixed value twisted ring counter.
Key Words:FPGA N bit twisted ring counter VHDL
1前言
计数器在计算机，数控装置及各种数字仪表中应用广泛，主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。移位型计数器是以移位寄存器为主体构成的同步计数器，电路连接简单，编码别具特色，用途十分广泛3。移位型计数器包括环形计数器和扭环型计数器，环型计数器利用D触发器将串行信号的最后一级输出端Q，反馈到审行输人端，但是环型计数器的
组合逻辑控制 n位移位寄存器
CP
图1移位型计数器框图
Fig.1 The block diagram of shift counter
QQ:Q:-Q.
0000）
+ 10.00 ( 110.0 （
(0..011
0.001+
(-ou )-
(11.0
nn
图2N位右移扭环型计数器状态图
Fig.2 The state diagram of N bit right twisted ring counter
e 国国
p
a.9 m t9:05 ss
0
60.0 m
状态利用效率低，n个触发器只能构成M-n的计数器。面扭环型计数器是将最后一级触发器的0端反馈到申行输人端，可以构成M=2n 的计数器，大大提高状态利用率.4因此本文基于FPGA对N位扭环
型计数器进行研究。 2扭环型计数器原理
移位型计数器由移位寄存器加反馈网络构成，其框图如图1所示。移位型计数器实际上是一个周期性序列信号发生器，计数器的模值就等于该周期性序列信号的长度。移位型计数器的状态变化顺
"o-ooo
00.00
0.001
(00..11
(10.00+（110.0)
1110..
ol 11..11
图3N位左移扭环型计数器状态图
Fig.3 The state diagram of N bit left twisted ring counter
时钟脉冲
扭环形计数器
握输入
计数器输出
图4N位扭环型计数器结构框图
Fig.4 The structure diagram of N bit twisted ring counter 100gm18.gm10.g180gm180gs
e
n
tx00x0ox00000
图5N位右移型扭环型计数器(n=8)仿真波形
Fig.5 The simulation waveform of N bit right twisted ring counter(n=8)
收移日期：2015-01-10
基金项目：四川省教育厅自然科学重点项目(15ZA0145)
作者简介：葛欢(1990一),女，四川自责人,硕士研究生，主要从事软件无线电方面的研究工作。通讯作者：置顺文(1970一),男，主要从事软件无线电方面的研究工作。
141