设计开发
抗静电干扰的PCB设计
李伟权
(厦门海洋职业技术学院福建厦门361012)
与成用
摘要：随着电子技术细微化的发展，元器件集成度越来越高,PCB所承载的元件密度也越来越密,ESD带来的干扰已经络电于产品稳定性带来了很大的影响,本文通过分析ESD产生的机理以及分析PCB设计中提高抗ESD干扰的设计规则，实境提高电子产品的可靠性。本文就以抗静电放电干扰为主要讨论对象来分析在PCB中如何提高抗静电干抚的设计要求。
关键词:ESDPCB布局线
中图分类号:TN41
文献标识码：A
在电子产品设计过程中，如何避免信号在传输过程中受到的各种干扰始终是设计者必须考患的主要间题。我国从2003年5月起就要求所有的电子产品必须通过“3C"认证，其中就包含电磁兼容的检测。而在PCB设计环节上就采用各种抗干扰设计的措施是个很好解决电子产品电磁兼容的好办法。随着电子产品小型化、高集成化，使得对承载各种电子元器件的PCB要求也越来越高，无论是板层数和过孔数，还是布线宽度、线距都提出了更高细微化的要求，现在线路板的线间距已经小化到30微米，板层间距也仅有40微米的要求。在这种情况下，PCB的可靠性很大程度上也决定了电子产品的可靠性，研究如何提高PCB的EMC和EMI也就成为了目前电子产品设计中热门的主要技术。为了提高和达到电磁兼容国家标准，电子产品必须进行电磁兼容的抗干扰度试验，以抗静电放电实验基础标准 IEC610002422为例，要求为：严醋等级4级，实验电压8KV，放电次数 10次，抗静电性能A级。下面就以抗静电放电干扰为主要讨论对象来
分析在PCB中如何提高抗静电干扰的设计要求。 1静电放电(ESD)的工作原理
般造成ESD的因素有很多种，比如塑料等化纤材料构成的元
器件外壳、底板、机壳都很容易成为静电电荷聚集的容器，目前电子
电
电话接地
接地
较差
源
IC
较差
收稿日期：2015-01-16
图1 提地
图2
较好
电源接地较好
文章编号:1007-9416(2015)02-0168-01
产品中存在大量的这样类似的化纤材料，从而也为静电聚集提供了大量的场所。而静电的聚集最终会通过传导和辐射的方式对电子元器件、PCB进行于扰，并最终影响到电子产品的正常工作。为什么静电放电会造成干扰呢?因为ESD的特点是高电位，大电流和极短时间，ESD会产生强烈的电磁辐射从而形成电磁脉冲(EMP)，静电瞬间电压可高达几千伏甚至上万伏，由于放电时间极短从而产生很强的电流，造成系统的复位、死机、程序跑飞，甚至导致元器件的损伤。目前国际上对ESD定义了4种模型：人体ESD模型(HBM)、机器模型(MM)、器件充电模型(CDM)和电场感应模型(FIN),其中人体ESD对电子产品造成的危害比例最大。为了防止ESD的干扰和损毁，一般情况下通过选择抗ESD能力强的元器件，优化PCB版图设计以及机械屏蔽结构设计等多种方面来综合提高电子产品的抗ESD能力。其中，PCB版图设计优化是提高抗ESD最有效的因素，合理优化的 PCB设计可以提供良好的ESD泄放途径，从而极大地提高电子产品
抗ESD的能力，同时也大量节约生产成本和检测时间。 2ESD对元器件的影响
很多人对ESD造成元器件的危害往往存在认识上的缺失，经常把因ESD造成的电子产品性能下降或故障误认为是元器件的老化失效。首先，2KV以下的ESD人们基本感觉不到，但却能使一些元器件造成损伤，比如MOS器件击穿电压一般也就在300V左右，这样的损伤人们基本看不到。再有因为静电的损伤与其它瞬变的过电压、过电流造成的器件损伤有时也是难以区分开来的。比如，在某次电视机组装实训时，就发现大量的CD5151CP芯片损坏，开始怀疑是元器件本身质量问题，但通过分析找到原因。本次实训时间安排在冬季，冬季气候干燥，本身就极易产生静电，面安装人员也未采取防静电措施主要是受实训场所条件所限)，安装人员在安装芯片时直接
...下转第170页
模拟电路
IC
作者篇介：李伟权(1971一),男，汉族,福建建阳人,大学本科,讲师,研究方向:PCB技术、EDA技术 68
图3 D
图4
数字电路