您当前的位置:首页>论文资料>卷积神经网络的FPGA并行结构研究

卷积神经网络的FPGA并行结构研究

资料类别:论文资料

文档格式:PDF电子版

文件大小:2.2 MB

资料语言:中文

更新时间:2024-12-20 13:33:34



推荐标签:

内容简介

卷积神经网络的FPGA并行结构研究 数学执本与率用
卷积神经网络的FPGA并行结构研究
杨薇
(天津中德职业技术学院信息与通信学院天津300350)
通信技术
摘要:券积神经网络(ConvolutionalNeuralNetwork,CNN)是一种人工神经网络,是典型的多阶段全局可训练的模型,在模式供别,日标限踪等方面具有很重要的应用价值。现场可端程门阵列(FieldProgrammableGateArmay,FPGA)作为高造、高密度可端程逻辑资源得到了快速的发展,可以通过算法映射到FPGA上的并行硬件,完成加速功能。本文尝试使用FPGA的计算模式,以并行化的方式实现券积神经网络,加速其运行过程。
关键词:参积神经网络现场可编程门阵列并行结构中图分类号:TP183
文献标识码:A
1引言
卷积神经网络(Convolutional NeuralNetwork,CNN)具有良好的处理能力、自学能力及睿错能力,可以用来处理复杂的环境信息,例如,背录情况不明,推理规则不明,样品存有一定程度的缺陷或畸变的情况。所以,卷积神经网络被广泛应用于目标检测、物体识别和语音分析等方面"。现场可编程门阵列(FieldProgrammable GateArray,FPGA),作为可编程使用的信号处理器件,其具有高集成度,运行高速,可靠性高及采用并行结构的特点,易于配合CNN处理数据。
2国内外研究现状
2.1神经网络的模型结构
根据研究角度、数据传递方式、数据处理模式、学习方法等的不同,多种神经网络模型被构建出来。目前主要有四种模型被广泛应用中[213],
(1)前馈型神经网络。此类神经元网络是由触突将神经原进行连接的,所以网络群体由全部神经元构成,可实现记忆、思维和学习。此种类型的网络是有监督学习的神经网络。(2)递归型神经网络,此种神经网络又称为反债网络,以多个神经元互相连接,组织成一个互连的神经网络,使得电流和信号能够通过正向和反向进行流通。(3)随机型神经网络。此种神经网络的运行规律是随机的,通过有监督学习方法进行网络训练。(4)自组织竞争型神经网络。此种神经网络通过无监督的学习方法进行网络训练,一般具有两层网络结构,输人层和竞争层。两层间的各神经元实现双向全连接,
2.2神经网络的学习方法
神经网络的学习方法用来解决调整网络权重的问题,是指完成输人特征向量映射到输出变量之间的算法,可以归纳为三类4-1
(1)有监督的学习。在学习开始前,向神经网络提供若干已知输人向量和相应目标变量构成的样本训练集,通过给定输人值与输出期望值和实际网络输出值之间的差来调整神经元之间的连接权重。(2)无监督的学习。此种学习方法只需要间神经网络提供输人,不需要期望输出值,神经网络能自适应连接权重,无需外界的指导信息。(3)强化学习。此种算法不需要给出明确的期望输出,面是采用评价机制来评价给定输人所对应的神经网络输出的质量因数。外界环境对输出结果仅给出评价结果,通过强化投奖动作来改善系统性能。此种学习方法是有监督学习的特例。
2.3卷积神经网终的结构
卷积神经网络为识别二维或三维信号而设计的一个多层次的感知器,其基本结构包括两种特殊的神经元层,一为卷积层,每个神经元的输人与前一层的局部相连,并提取该局部的特征,二是池化层,用来求局部敏感性与二次特征提取的计算层。作为部分连接的网络,最底层是卷积层(特征提取层),上层是池化层,可以继续叠加
卷积、池化或者是全连接层。收移日期:2015-11-11
文章编号:1007-9416(2015)12-0051-01 3FPGA实现神经网络的并行体系结构
(1)卷积神经网络的计算架构,卷积神经网络可以使用“主机”与“FPGA"相结合的体系模型,主机用来控制计算的开始和结束,并在神经网络前向传播计算过程中,提供输人图像等数据。主机与FPGA 之间的通信可以通过标准接口,在主机进行任务分配的过程中可以对FPGA上的卷积神经网络进行硬件加速。当卷积神经网络开始启动计算,通过标准接口接收到主机传输的图像时,FPGA开始进行计算,并且使用FPGA中的存储器来存储卷积核权值。FPGA将会先完成卷积神经网络前向传插过程的计算,然后将其最后一层计算得到的结果输出给主机。(2)卷积神经网络并行体系架构。一、单输出并行结构:每次计算一个输出图像,其中会将多个输人图像和多个卷积核基本计算单元同时进行卷积运算,然后将全部卷积运算的结果与偏置值进行累加,再将结果输人非线性函数和自抽样子层进行计算。二、多输出并行结构:若卷积神经网络的计算单元中含有多个单输出的并行结构,那么输人数据可同时传送到多个单输出计算单元的输人筛,从面组成多个单输出计算单元组成的并行结构,在卷积神经网络的并行计算结构中,每个卷积核计算单元在进行卷积操作时都要进行乘加运算,所以,有必要将单个的卷积运算拆分实现并
行化,并且可以尝试将同一层内的多个卷积运算进行并行化。 4结语
本文对卷积神经网络进行了介绍,总结了国内外的研究现状,结合卷积神经网络运算的特点与FPGA的快速计算单元数量及功能方面的优势,尝试闸述了在FPGA映射过程的卷积神经网络的并行
体系结构。参考文献
[1 JFan J,Xu K,wu Y,et a1. Human tracking using convo lutional neural networks[JJ.IEEE Transactions on Neural Networks,201 0(10):16101623
[2]杨治明王晚蓉,彭军.BP神经网络在图像分割中的应用.计算机科学[J].2007(03):234236.
[3JSimon Haykin . Neura1 networks ,a comprehensive foundation[M].second edit ion,Prentice Ha11,1998
[4JHerta J , et al.Introduction to Theory of Neural Compution[M].Sant Fee Complexity Science Series,1991 .156
[5]策奎.神经网络实现技术[M].长沙:国防科技大学出版社1998[6]焦李成.神经网络系统理论[M].西安:西安电子科技大学出版社, 1996.
[7]袁管任.神经网络理及其应用[M].北京:清华大学出版社,1999.[8]陆志坚.基于FPGA的鲁积神经网络并行结构研究[D].哈尔滨:响尔滨工程大学,2013.
作者简介:杨截(1985一),女,天津人,项士,毕业于天津大学,讲师,研究方向:通信工程、电气工程、电子技术
上一章:一种基于距离矢量的Ad Hoc网络拥塞适应路由协议 下一章:基于偏最小二乘增量式神经网络的近红外光谱定量分析模型

相关文章

增强层次的卷积神经网络模型研究 基于FPGA的并行全比较排序算法 基于FPGA的并行蒙特卡洛计算加速器的设计与实现 基于卷积神经网络的路面裂缝检测 基于改进卷积神经网络的车号识别算法 深度卷积神经网络的汽车车型识别方法 基于预处理与卷积神经网络的塑件划痕检测 基于OFDM技术重复结构训练符号的FPGA研究