您当前的位置:首页>电子信息>CMOS锁相环频率合成器的设计与分析

CMOS锁相环频率合成器的设计与分析

资料类别:电子信息

文档格式:PDF电子版

文件大小:10752 KB

资料语言:中文

更新时间:2021-02-15 17:22:48



推荐标签: cmos 设计 频率 分析 锁相环 合成器

内容简介

CMOS锁相环频率合成器的设计与分析

CMOS PLL Synthesizers Analysis and Design

上一章:模拟和数字信号系统 Analog and Digital Signals system 下一章:A Designer's Guide to Asynchronous VLSI

相关文章

锁相环频率合成器的单片机控制 锁相环频率合成器 基于数字锁相环的宽带频率源的设计 CMOS集成锁相环电路设计 频率合成与锁相技术 图解实用电子技术丛书 锁相环(PLL)电路设计与应用 图解实用电子技术丛书 锁相环(PLL)电路设计与应用(日)远坂俊昭 系统地分析锁相环相位噪声