您当前的位置:首页>电子信息>基于CPLD和单片机的等精度数字频率计设计

基于CPLD和单片机的等精度数字频率计设计

资料类别:电子信息

文档格式:PDF电子版

文件大小:1.49 MB

资料语言:中文

更新时间:2020-09-10 10:41:57



推荐标签: 单片机 设计 数字 cpld 基于 精度 频率计 精度 基于

内容简介

基于CPLD和单片机的等精度数字频率计设计
摘要:根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1 个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在 CPLD中完成;频率的计算和显示部分由单片机 AT89C51完成。CPLD 部分的仿真使用Max+Plus Ⅱ,单片机部分的仿真使用 Protues软件。测试结果表明,待测频率在1 Hz~10 MHz范围内,频率计测量精度高,稳定性好。
上一章:基于C语言STC89C52单片机电子密码锁的设计与仿真 下一章:基于CAN总线和AVR单片机的温度检测模块设计

相关文章

基于FPGA与单片机的等精度频率计的设计 基于MSP430单片机的高精度数字频率计设计 基于单片机的数字频率计的设计和仿真 基于单片机控制的数字频率计设计 基于单片机的实用数字信号源与频率计设计 基于单片机和CPLD的存储遥测系统的设计 基于AVR单片机和CPLD的姿态测试系统设计 一种基于单片机的数字频率计的实现