您当前的位置:首页>论文资料>S 波段低相噪捷变频频率综合器设计

S 波段低相噪捷变频频率综合器设计

资料类别:论文资料

文档格式:PDF电子版

文件大小:2.72 MB

资料语言:中文

更新时间:2024-11-29 17:33:38



推荐标签:

内容简介

S 波段低相噪捷变频频率综合器设计 设计开发
S波段低相噪捷变频频率综合器设计
徐珏亮费霞
(上海航天804所上海201109)
摘要:介绍了一种S波段低相噪捷变频频率综合器设计方法。由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5u%。
关键调:需达频率综合器低相噪键变频DDSPLL 中图分类号:TN77
文献标识码:A
文章编号:1007-9416(2012)11-0138-02
Design of a S-band, Low Phase Noise and Freguency Agility Frequency Synthesizer
jueliangXu Fei xia
Abstract : The design of a Sband frequency synthesizer with low noise and frequency agility is introduced. For the synthesizer attributed to the use of DDS+PLL, the phase noise is superior to 115dBe/Hz@1kHz and frequency change time is under 5us.
Key Words;radar frequency synthesizer low phase noise frequency agility DDS PLL
1、引言
额率合成(FrequencySynthesis)是指以一个或多个参考频率源为基准,在某一额段内,综合产生并输出多个工作频率点的过程。基于这个原理制成的频率源称为频率综合器(Frequency Synthesizer)。
额率综合器被人们喻为众多电子系统的“心脏”。现代战争是争
参考源模块: SOMHz相
9% o 湖大器
OOMH DDs
梳频模块
分要移频模块
聚有限
投长备:
sa度信号
图1S波段频率综合器方案框图
Be/Hs1kH
分频微相
图2S波段频率综合器相位噪声指标计算与分配图
夺电子频谱控制权的战争,额率综合器产生的高质量电子频谱就显得尤为关键,在空闻通信,雷达测量,通测遥控、射电天文、无线电定位,卫星导航和数字通信等先进的电子系统中一个高度稳定的频率综合器对该系统的性能起着决定性的作用;频率综合器在跳频通信系统中也是必不可少的。
本文介绍了一种雷达额率综合器的设计方法,采用DDS作为混
频锁相环参考源的方案,得到S频段输出信号。 2、技术指标和设计方案
频率综合器主要技术指标见表1。
设计方案主要由零考源模块、梳频模块和移频模块部分构成,如图1所示。
2.1参考源模块
本方案中采用DDS产生移额模块的参考信号,通过改变DDS的输出频率即改变移频环的参考信号频率来实现最终输出信号的频
AD0018
ut
S
59
表1S波段频率综合器主要技术指标
频股 S波段
38
带宽(MHz) 300
频率步进(MHz) 2.5
相位噪声(dBc/Hz@1kHz) ≤115
AT

LIWBEN
图3AD9910的内部结构图
捷变时间(us ≤5
杂散抑制(dB) ≥60
上一章:VoIP中NAT∕FW穿透技术的研究 下一章:安防录像子系统的设计与实现

相关文章

平衡式S波段低噪声放大器设计 S 波段短脉冲数字化鉴相器 QX/T 463-2018 S波段多普勒天气雷达 QX/T 464-2018 S波段双线偏振多普勒天气雷达 液压阻尼器综合性能试验台开发与设计 基于信号调频率极性捷变和脉间捷变频的SAR抗干扰成像方法 GB/T 17215.324-2017 交流电测量设备特殊要求第24部分∶静止式基波频率无功电能表(0.5S 级、1S 级和 1 级 GB/T 17215.324-2017 交流电测量设备 特殊要求 第24部分:静止式基波频率无功电能表(0.5S级、1S级和1级)