数学执本与度用
设计开发
基于Zynq的经纬仪数据通讯与显示系统设计
张立文
(中国科学院长春光学精密机械与物理研究所吉林长券130033)
摘要：本文基于软硬件协同设计恶想,提出一种基于Zyq的经纬仪数据通试与显示设计方案。用Zyng的FPGA部分实境实时性要求较高的数据通试,通过可端程逻辑实现事口数据收发，在Zymq的ARM部分搭载入式Linux操作系统，实时性要求不高的数据通讯通过Linux网络编程实境,利用QT设计出人性化的人机交互界面。实验表明，该方案实现了经纬仪数据通讯系统需要的230.4kb/s波特率的事口通试和千兆网络数据通讯,满足实时性和稳定性要求，可以根据需求进行灵活的扩展和并级，并实了显录和出错诊斯功能，为经纬仪数据通试提出了一种新的可靠解决方案。
关键词:Zyng事口微入式Limux网络人机交互界面中图分类号：TN919
文献标识码:A
数据通讯系统是光电经纬仪的重要组成部分，主要功能是接收经纬仪各分系统的数据，进行相关处理和转发，是经纬仪各分系统数据交换的桥梁。现有的经纬仪数据通讯系统大多采用基于DSP加 FPGA或ARM裸机架构开发设计的川缺点是网络通讯接口开发难度较大，扩展性不够灵活，系统升级不方便，且缺少显示功能或显示不够人性化。本文提出一种基于ZV架构的嵌入式数据通讯系统设计方案，能够在现有功能的基础上克服上述不足，采用新技术实现功能的升级和扩展。
1系统设计方案与总体构成
本方案用ZymQ的PL部分实现实时性要求较高的串口数据通讯；在Zynq的PS部分搭载嵌入式Linux操作系统实现实时性要求不高的网络数据通讯，ARM部分和逻辑部分通过AXI总线进行高速数据交互3。在Linux系统上设计出人性化的QT图形界面，可以根据用户需求方便、快捷地显示和记录通讯数据。根据系统功能，本设计方案的硬件总体架构如图1所示：
Zynq选用Zynq-7000Soc芯片，芯片内集成了双核ARM CortexA9处理器和Xilinx可编程逻辑器件，包含存储器接口和丰富的I/O外设围。用QSPIFlash作为程序存储器，用DDR3作为系统的内存。设计网络接口和差分串行接口用于实现数据通讯，用SD卡
接口实现数据记录，HDMI接口用于实现界面的显示输出。 2ZYNQPL端串口通讯设计
电器
千燕网口 RS422楼口
Hane
s c1k_50nh: rst_p Le belk
JTAO
Zyng t QSPI Flash
DDR3
图1系统硬件结构框图
Valae
oon
4,200 ns,
图2波特率发生器仿真结果
收稿日期：201508-03
HDM出 SD
4, 400 n5
文章编号：1007-9416(2015)09-0135-03
本设计使用申口传输对实时性要求较高的数据，通过Zynq的 FPGA部分硬件编程来实现。采用Xilinx公司的PlanAhead软件进行开发，利用PlanAhead可以快速地对Zyng系统内的各种硬件资源进行定制设计，包括存储器，外设、系统IP和用户IP等例串口通信主要由波特率发生器模块、串口发送、申口接收模块和通信控制模块组成(6]。
2.1波特率发生器模块
波特率发生器为串口数据传输提供工作时钟，波特率由系统时钟经分频得到，可根据需要进行波特率配置。系统时钟为50MHz，经纬仪数据通讯系统需要230.4kb/s的波特率，传送一位数据需要约 217个时钟周期。主要VerilogHDL代码为：
always @(posedge clk_50MHz)
begin
if(cnt > 216) begin'0 => u
bclk <= 1, end else begin
cnt <= cnt+1, bclk <= 0, end end
波特率发生器的仿真结果如图2所示，当复位信号无效时，输出
空南获东
Tx_emd1
（停止状态
移位状态
ent cnt!8
（起始状市
等特状态
图3串口发送模块状态机转移图
空用状志
Rxd=1->0
数据采择
停止状态
8-3
获杰
图4串口接收模块状态机转移图
作者简介：张立文(1987一),男，黑龙江齐齐哈尔人，中科院长券光机所研究实习莫，主要从事嵌入式设计和光电经纬仪伺服控制研究工作。
135