数事载本与度用
应用研究
一种基于TMS320C6713视频处理系统
张宇航1董用宇？王晓东2
(1.南京信息工程大学电子与信息工程学院
江苏南京210044；2.中国人民解放军防空兵学院导萍系河南郑州450052)
摘要：针对某型导弹模拟训练装置的需求，本文设计了一种基于TMS32C6713视频采集综合处理系统通过摄像头采集视频图像，以浮点DSP芯片 TMS320C6713为核心处理器，采用高速FPGA芯片XC5VS95T实现逻辑控制技水，通过千光网口逐给某型导弹模拟训练装置并显示。该视频综合处理系统易于操作，性能稳定，功耗低
关键调：TMS320C6713FPGA视频处导弹模拟训练装置
文章编号：1007-9416(2014)08-0095-02
中图分类号：TP391.41
文献标识码:A
Abstract:Aiming at the demand for a certain type of missile simulation training device, the video collecting integrated processing system based on TMS320C6713 is designed in this paper, collecting video images through the camera, taking floatingpoint DSP chip TMS320C6713 as the core processor, adopting highspeed FPGA chip XC5VS95T to implement logic control technology, sending to a certain type of missile simulation training device through 1GBaseT and displaying, The video integrated processing system has the feature of facile operation, stable perfiomance and low power consumption.
Key Words:TMS320C6712 GPGA Video processing Missile simulate training device
传统的视频图像处理通常采用图像采集卡，将模拟信号转换成数字信号，然后进行软处理。这样不仅不够灵活，处理能力也受到PC 软件的限制。随着数字信号处理器功能的提升，使得数据量与计算量较大的图像硬处理成为可能，本文设计了二种基于TMS320C6713 的视频综合处理系统，通过摄像头采集视频图像，以浮点DSP芯片 TMS320C6713为核心处理器，采用高速CPLD芯片EPM570实现逻辑控制。该视频采集处理系统设计易于操作，性能稳定，功耗低。 1系统原理
整个系统的原理框图如图1所示。系统上电后，高速FPGA配置
DPRAM
视频输入
Lep
FPGA
现频策来
DPRAM
flash
图1系统原理示意图
第1次采样第2次采样
输入模报信号 CLK/OE
内部转换结果
DeD
SDRAM DSP 4 FASH
接口茗片
第3次采样
第4次采样第5次采样
OUT
图2A/D转换时序图
OUT
收稿日期：201408-12
作者简介：张宇航(1993一),男，河南郑州人,汉族,本科在读，大四。
FLASH把配置文件如加载到FPGA中。DSP由外部FLASH引导，通过 FPGA先设置接口芯片的内部寄存器，再通过I2C总线设置摄像头的控制寄存器。FPGA提供摄像头的工作时序和图像序列的读写时序。 2片DPRAM作为摄像头的数据存储器，SDRAM则充当DSP的外部
数据缓冲。处理后的图像可以直接输出至上位机进行显示。 2系统组成
整个系统由三部分构成：视频采集模块，视频处理模块和视频传输模块。
2.1视频采集模块
采集电路由视频缓冲器、视频A/D转换器和视频同步分离电路等组成，
视频缓冲器：来自摄像机的标准黑白全电视信号的幅度峰一峰值为1V，要送往A/D转换器和行，场同步分离电路，而A/D转换器的满量程为2V，因此，视频缓冲器要对全电视信号进行阻抗匹配和电压放大，并能对全电视信号进行黑电平调整。
A/D转换器采用专业芯片。为5V电源，8bit、20Msps的高速并
开机 1 程序白单
初化上作方式期
进行图像致据的DMA 作输和图像数据处理
形滤开送出总门域目标的位置数据等
图3图像处理模块工作流程图